封裝是半導體制造過程的關鍵階段，可以保護芯片免受機械和化學損傷，同時，還能夠為芯片提供散熱和電氣傳導路徑。

先進封裝中，對“先進” 定義具有相對性：不同地區、不同時期對先進封裝的定義不一樣。一般來說，具備Bump、RDL、Wafer 和 TSV 四項基礎要素中任意一種即可稱為先進封裝。

在先進封裝的四要素中，RDL起著XY平面電氣延伸的作用，TSV起著Z軸電氣延伸的作用，Bump起著界面互聯和應力緩沖的作用，Wafer則作為集成電路的載體以及RDL和TSV的介質和載體。

先進封裝-倒裝焊（flip chip）

芯片鍵合是在封裝基板上安裝芯片的工藝方法，芯片連接后，需要能承受封裝后產生的物理壓力，并能散發芯片工作時產生的熱量。倒裝芯片技術是在芯片的有源面形成焊料凸塊，然后將此面翻轉朝下，使凸塊與基板上相對應的電極焊點互聯。用凸塊代替引線鍵合，電路最短，既能縮小封裝尺寸，又能增加引腳數量，實現高密度封裝，同時又具有良好的散熱性和可靠性。在電子產品向輕、薄、短、小等功能多樣方向發展的背景下，有著廣闊的運用前景。

先進封裝-晶圓級封裝（WLP）

與傳統封裝在裸片切割分片后進行不同，晶圓級封裝在晶圓上進行整體封裝，封裝完成后再進行切割分片。通過晶圓級金屬重新布線（RDL）和凸點（Bump）改變原設計的芯片I/O引腳位置，根據重新分布的凸點位置不同，可分為扇入型（Fanin）和扇出型（Fan-out）兩種，扇入型是指RDL Bump位于芯片本體之上，扇出型則是指RDL Bump位于芯片外的Molding之上。扇入型WLP 封裝的封裝尺寸與芯片尺寸相同，而扇出型WLP 則具有比芯片更大的封裝尺寸。由于整個晶圓能夠實現一次全部封裝，晶圓級封裝能夠有效提升封裝效率，并降低工藝成本。

先進封裝-臺積電 InFO 技術

InFO 技術是臺積電于 2016 年推出的一種扇出型封裝技術。InFO 技術是將芯片直接放置在基板上，通過RDL實現芯片和基板的互連，無需使用引線鍵合，RDL 在晶圓表面形成，可以允許更多的 I/O 連接，實現更緊湊和高效的設計。

先進封裝- SoIC

集成片上系統（System-on-Integrated-Chips）也稱為TSMC-SoIC，是臺積電最新的先進封裝技術，包含CoW（Chipon-wafer）和WoW（Wafer-on-wafer）兩種。SoIC將同質和異質芯粒集成到單個類似SoC的芯片中，該技術最鮮明的特點是沒有凸點（no-Bump）的鍵合結構，因此具有更高的集成密度和更佳的性能，并且支持異構集成，因此具有更高的靈活性。

先進封裝處于晶圓制造與封測制程中的交叉區域

目前，帶有倒裝芯片（FC）結構的封裝、晶圓級封裝（WLP）、系統級封裝（SiP）、2.5D 封裝、3D 封裝等均被認為屬于先進封裝范疇，需要大量使用 RDL、Bumping、TSV 等工藝技術。